Arquitetura de Computadores

Ótimo material sobre a Disciplina de Arquitetura de Computadores

A disciplina abrange o seguintes assuntos:
Tendências tecnológicas na fabricação de CPUs e memórias.
CPU: instruções e modos de endereçamento.
Formatos de instruções e linguagem de montagem.
Simulador e montador.
Aritmética.
Avaliação de desempenho.
Datapath e unidade de controle.
Alternativas de implementação (monociclo, multiciclo, pipeline, superescalar).
Exceções e interrupções.
Hazards estruturais, de dados e de controle.
Hierarquia de memória e associatividade (cache e TLB).
Dispositivos de entrada e saída: tipos, características e sua conexão à CPU e à memória. Comunicação com a CPU (polling,interrupção, DMA).

O Professor José Luís Guntzel da Universidade Federal de Santa Catarina disponibilizou em sua página as transparências de suas aulas. A página do professor é: http://www.inf.ufsc.br/~guntzel/

O MATERIAL É ÓTIMO, VALE A PENA CONSULTAR!!
1. Arquiteturas RISC versus Arquiteturas CISC.
transparências(PDF 283 KB)

O processador MIPS: conjunto de instruções, formato de instruções e modos de endereçamento.
transparências(PDF 376 KB)

2. MIPS mono-ciclo: instruções a serem implementadas, regime de clock, construção do bloco operativo.
transparências(PDF 477 KB)

MIPS mono-ciclo: projeto do controle da ULA, projeto do bloco de controle principal, formatos de instrução e execução das instruções (funcionamento do bloco operativo).Desempenho de máquinas mono-ciclo (porque o esquema de temporização mono-ciclo não é usado…)
transparências(PDF 470 KB)

MIPS multiciclo: construção do bloco operativo, divisão da execução das instruções em ciclos de clock, execução das instruções (funcionamento do bloco operativo).
transparências(PDF 441 KB)

MIPS multiciclo: projeto do bloco de controle com máquina de estados (FSM).
transparências(PDF 536 KB)

MIPS multiciclo: projeto do bloco de controle com microprogramação.
transparências(PDF 447 KB)

Avaliação de desempenho.
transparências(PDF 385 KB)

MIPS pipeline: visão geral do pipeline, conflitos do pipeline.
transparências(PDF 449 KB)

MIPS pipeline: construção do bloco operativo pipeline, visualização da execução das instruções no pipe e o bloco de controle.
transparências(PDF 565 KB)

MIPS pipeline: conflitos por dados e adiantamento. Apresentação do simulador WinDLX.
transparências(PDF 588 GB)

MIPS pipeline: conflitos por dados e parada. Conflitos de controle (conflitos de desvio condicional).
transparências(PDF 1.3 GB)

3. Hierarquia de Memória: introdução, definições, princípio da localidade, hierarquia do sistema de memória. Memória cache: conceitos básicos, organização (considerando o mapeamento direto), acesso.
transparências(PDF 1.2 MB)

Memória cache: conceitos básicos, organização (considerando o mapeamento direto), acesso (continuação), tratamento de faltas (faults).
transparências(PDF 353 KB)

Memória Cache: uso da localidade espacial, projeto de um sistema de memória para suportar cache.
transparências(PDF 329 KB)

Memória Cache: medidas de desempenho da, caches associativas e tamanho de rótulos, seleção do bloco a ser substituído (algoritmos de seleção).
transparências(PDF 394 KB)

4. Memória virtual: Paginação, segmentação, fragmentação. Colocação de uma página na memória principal. Faltas de página, escrita de uma página.
transparências(PDF 333 KB)

4. Memória virtual: uso de TLB para melhorar o desempenho, integração de memória virtual, TLBs e caches. Proteção com memória virtual
transparências(PDF 362 KB)

4. Memória virtual: Manipulação de faltas de páginas e de faltas na TLB. Uma estrutura comum para hierarquia de memórias.
transparências(PDF 348 KB)

6. Interface Processador/Periféricos: introdução, impacto do sistema de E/S no desempenho, medidas de desempenho de E/S.
transparências(PDF 355 KB)

6. Interface Processador/Periféricos: tipos e características dos dispositivos de E/S, redes.
transparências(PDF 476 KB)

Barramentos: conceito, vantagens e desvantagens, características, passos para operação de saída e para operação de entrada, tipos e configurações de barramentos, barramentos síncronos e assíncronos, protocolo de controle (handshake), exemplos reais de barramentos (Pentium e AMD).
transparências(PDF 450 KB)

7. Métodos de comunicação: entrada e saída programada, entrada e saída controlada por interrupção, acesso direto à memória (DMA), polling.
transparências(PDF 400 KB)


3 comentários:

  1. leandro disse...

    TA fora do ar galera! :( tenho prova e gostei muitos dos seus slides!

  2. Bom dia!

    Postem novamente! Tá tudo fora do ar ainda!

  3. Anônimo disse...

    Está fora do ar!!

Postar um comentário